

Objetivos

- Apresentar o conceito de circuitos sequenciais.
- Conceituar latches e flip-flops.
- Apresentar CIs que desempenham essas funções.

Circuitos Sequenciais – Parte I

Circuitos Combinacionais X Circuitos Sequenciais



- ✓ As saídas dos circuitos lógicos combinacionais dependem, em qualquer instante de tempo, apenas dos níveis presentes nas entradas no mesmo instante.
- ✓ Nenhuma condição de entrada anterior tem efeito sobre as saídas atuais pois um circuito lógico combinacional não tem memória.



- ✓ As saídas dos circuitos lógicos sequenciais dependem tanto das entradas quanto dos valores de saída (estado atual)
- ✓ São considerados elementos de memória, pois “lembra” do estado do circuito

Circuitos Sequenciais – Parte I

Circuitos sequenciais - multivibradores

Duas categorias de dispositivos biestáveis são o **latch** e o **flip-flop**.

Os dispositivos biestáveis têm dois estados estáveis, chamados **SET** (“1”) e **RESET** (“0”), tornando-os úteis como dispositivos de armazenamento.

A diferença básica entre **latches** e **flip-flops** é a forma com que eles são comutados de um estado para o outro.



Flip-Flops: executam alguma operação na transição (borda de subida ou descida) do sinal de entrada (clock).

Latches: executam alguma operação conforme o estado das entradas (nível alto ou baixo).

Circuitos Sequenciais – Parte I



LATCH S-R (Set/Reset - Portas NAND)

O circuito mais simples de um latch ou flip-flop S-R pode ser construído a partir de duas portas NAND ou duas portas NOR.





Circuitos Sequenciais – Parte I

Setando o LATCH S-R



Circuitos Sequenciais – Parte I

Resetando o LATCH S-R



Circuitos Sequenciais – Parte I

Resetando/Setando simultaneamente o LATCH S-R (Condição inválida)


Neste caso a ser considerado é o das entradas SET e RESET pulsadas simultaneamente em nível BAIXO. Esse procedimento gera nível ALTO em ambas saídas das portas NAND, de modo que $Q = \bar{Q} = 1$. É óbvio que essa é uma condição indesejada, uma vez que as duas saídas são supostamente inversas uma da outra.

Transições simultâneas de volta para o nível 1 produzem resultados imprevisíveis.

Por essas razões, a condição em que SET=RESET=0 **NÃO é normalmente** usada em um latch NAND.

Circuitos Sequenciais – Parte I

LATCH S-R




Set	Reset	Output
1	1	Não muda
0	1	$Q = 1$
1	0	$Q = 0$
0	0	Inválida*

*Produz $Q = \bar{Q} = 1$.

Circuitos Sequenciais – Parte I

LATCH S-R – Representação alternativa




$$Q = \overline{SET \cdot \bar{Q}}$$

$$Q = \overline{SET} + \bar{Q}$$

$$\bar{Q} = \overline{RESET \cdot Q}$$

$$\bar{Q} = \overline{RESET} + Q$$




$$Q = \overline{SET} + \bar{Q}$$

$$\bar{Q} = \overline{RESET} + Q$$

Circuitos Sequenciais – Parte I

LATCH S-R – Representação alternativa





Os pequenos círculos nas entradas, assim como os nomes dos sinais $\overline{SET}$ e $\overline{RESET}$, indicam o estado de ativação em nível BAIXO dessas entradas.

Circuitos Sequenciais – Parte I

LATCH S-R


Exemplo 01: As formas de onda na figura abaixo são aplicadas nas entradas do latch a seguir. Considerando que inicialmente $Q=0$, determine a forma de onda na saída Q .



Circuitos Sequenciais – Parte I

LATCH S-R




Exemplo 02: As formas de onda na figura abaixo são aplicadas nas entradas do latch a seguir. Considerando que inicialmente $Q=0$, determine a forma de onda na saída Q .



Circuitos Sequenciais – Parte I

LATCH S-R


Exemplo de aplicação: evitar ruídos na comutação de chaves mecânicas



Circuitos Sequenciais – Parte I

LATCH S-R

Circuito integrado comercial 74LS279




Circuitos Sequenciais – Parte I

LATCH S-R

Exemplo 03: Implemente e simule o circuito para aquisição de sinais com eliminação de ruído mostrado a seguir.



ContactDebounce_74HC279.simu



Circuitos Sequenciais – Parte I


LATCH S-R Controlado

Exemplo 04: Determine a forma de onda da saída Q . Considere que o latch S-R controlado está inicialmente resetado.




Circuitos Sequenciais – Parte I

LATCH D Controlado



(a) Diagrama lógico





(b) Símbolo lógico

Entradas		Saídas		Comentários
D	EN	Q	$\bar{Q}$	
0	1	0	1	RESET
1	1	1	0	SET
X	0	Q_0	$\bar{Q}_0$	Repouso

Circuitos Sequenciais – Parte I

LATCH D Controlado


Exemplo 05: Determine a forma de onda da saída Q . Considere que o latch D controlado está inicialmente resetado.



Circuitos Sequenciais – Parte I

LATCH D Controlado

Circuito integrado comercial 74LS75



(a) Símbolo lógico

Entradas		Saídas		Comentários
D	EN	Q	$\bar{Q}$	
0	1	0	1	RESET
1	1	1	0	SET
X	0	Q_0	$\bar{Q}_0$	Repouso

Nota: Q_0 é o nível da saída anterior antes que as condições de entrada fossem estabelecidas.


(b) Tabela-verdade (cada latch)

Circuitos Sequenciais – Parte I


FLIP-FLOPS (disparados por borda)

São dispositivos biestáveis síncronos, também conhecidos como multivibradores biestáveis. Nesse caso, o termo síncrono significa que a saída muda de estado apenas no momento especificado pela entrada de disparo denominada de clock (CLK), a qual é indicada como uma entrada de controle (C), ou seja, as mudanças na saída ocorrem em sincronismo com o clock.

Disparo por borda positiva




Disparo por borda negativa




Circuitos Sequenciais – Parte I


FLIP-FLOP S-R



(a) Com $S = 1$ e $R = 0$ o flip-flop é setado na borda positiva do clock (caso já esteja setado, permanecerá setado).



(b) Com $S = 0$ e $R = 1$ o flip-flop é resetado na borda positiva do clock (caso já esteja resetado, permanecerá resetado).



(c) Com $S = 0$ e $R = 0$ o flip-flop não muda de estado (caso esteja setado, permanecerá setado; caso esteja resetado, permanecerá resetado).

Circuitos Sequenciais – Parte I


FLIP-FLOP S-R

ENTRADAS			SAÍDAS		COMENTÁRIOS
S	R	CLK	Q	$\bar{Q}$	
0	0	X	Q_0	$\bar{Q}_0$	Repouso
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	?	?	Inválido

↑ = transição do clock do nível BAIXO para o nível ALTO

X = irrelevante ("don't care")



Q_0 = nível de saída antes da transição do clock



Circuitos Sequenciais – Parte I


FLIP-FLOP S-R

Exemplo 06: Determine as formas de onda das saídas Q e $\bar{Q}$. Considere que flip-flop disparado por borda positiva esteja inicialmente resetado.




Circuitos Sequenciais – Parte I

FLIP-FLOP S-R




(a) Um diagrama lógico simplificado para um flip-flop S-R disparado por borda positiva.



(b) Um tipo de detector de transição de pulso.


Circuitos Sequenciais – Parte I

FLIP-FLOP S-R



Circuitos Sequenciais – Parte I

FLIP-FLOP D



ENTRADAS		SAÍDAS		COMENTÁRIOS
D	CLK	Q	$\bar{Q}$	
1	↑	1	0	SET (armazena um nível 1)
0	↑	0	1	RESET (armazena um nível 0)



↑ = Transição do clock do nível BAIXO para o ALTO.

Construção do flip-flop D a partir de um flip-flop S-R

Circuitos Sequenciais – Parte I

FLIP-FLOP D


Exemplo 07: Dadas as formas de onda para a entrada D e o clock, determine a forma de onda na saída Q se o flip-flop começar resetado.



Circuitos Sequenciais – Parte I

FLIP-FLOP J-K

O funcionamento de um flip-flop J-K é idêntico ao do flip-flop S-R nas condições de operação de SET, RESET e repouso. A diferença é que o flip-flop J-K não tem estado inválido como o flip-flop S-R.



ENTRADAS			SAÍDAS		COMENTÁRIOS
J	K	CLK	Q	$\bar{Q}$	
0	0	↑	Q_0	$\bar{Q}_0$	Repouso
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	$\bar{Q}_0$	Q_0	Toggle

↑ = Transição do clock do nível BAIXO para o ALTO.


Q_0 = Nível da saída antes da transição do clock.

Circuitos Sequenciais – Parte I

Tempo de *setup* (preparação) e *hold* (manutenção)

Alguns requisitos temporais devem ser atendidos se for esperado que o flip-flop dispare de forma confiável.

Tempo de *setup* (t_s): é o intervalo de tempo que precede imediatamente a transição ativa do sinal de CLK, durante o qual a entrada de controle tem que ser mantida no nível adequado. Os fabricantes de CIs costumam especificar o tempo de *setup* mínimo permitido t_s (mín).




Circuitos Sequenciais – Parte I

Tempo de *setup* (preparação) e *hold* (manutenção)

Alguns requisitos temporais devem ser atendidos se for esperado que o flip-flop dispare de forma confiável.



Tempo de *hold* (t_H): é o intervalo de tempo contado imediatamente após a transição ativa do sinal de CLK, durante o qual a entrada de controle síncrona tem de ser mantida no nível adequado. Os fabricantes de CIs costumam especificar um valor mínimo aceitável para o tempo de *hold* t_H (mín).



Circuitos Sequenciais – Parte I

FLIP-FLOP J-K



Exemplo 08: As formas de onda abaixo são aplicadas no flip-flop como mostrado. Determine a saída Q para o flip-flop começando no estado RESET.



Circuitos Sequenciais – Parte I

FLIP-FLOP J-K

Exemplo 09: As formas de onda abaixo são aplicadas no flip-flop como mostrado. Determine a saída Q para o flip-flop começando no estado RESET.



Circuitos Sequenciais – Parte I

Referências

IDOETA, Ivan V.; CAPUANO, Francisco G. **ELEMENTOS DE ELETRÔNICA DIGITAL** 42ª edição. Editora Saraiva, 2019. E-book. ISBN 9788536530390.

Disponível em: <https://integrada.minhabiblioteca.com.br/#/books/9788536530390/>. Acesso em: 09 out. 2022. Capítulo 6: Flip-Flops, Registradores de Deslocamento e Contadores.

TOCCI, Ronald J.; Widmer, Neal S.; Moss, Gregory L. **Sistemas digitais: princípios e aplicações**, 12ª ed. Editora Pearson, 2018. 1056 p. ISBN 9788543025018. Capítulo 5 – Flip-flops e dispositivos relacionados.

FLOYD, Thomas. **Sistemas digitais : fundamentos e aplicações**. 9. Porto Alegre Bookman 2011 1 recurso online ISBN 9788577801077. Capítulo 7 – Latches, Flip-Flops e Temporizadores.